美光為未來十年的記憶體發展另定方向
美光科技將繼續開發現有的 6F² DRAM 儲存單元結構，而非採用三星電子、SK 海力士及中國長鑫存儲（CXMT）正在推進的較小型 4F² 設計。美光的替代方案結合傳統 DRAM 的進一步改良、晶圓鍵合，以及最終開發 3D DRAM。
目錄
在 2026 年 10 月 21 日的技術網路研討會上，美光為下一個重大進展訂下明確時程：預計 2027 年下半年在愛達荷州博伊西量產 1-delta DRAM。公司目標是相較目前的 1-gamma 世代，位元密度提升約 20% 多，也就是在相同晶片面積中儲存更多資料。
美光總裁暨技術與產品長 Scott DeBoer 表示，公司認為 4F² 若要進一步微縮，會面臨根本性的物理問題。美光簡報指出，公司研究這種架構超過 20 年，仍未找到可行的微縮途徑。
三星與 SK 海力士選擇不同路線。兩家公司都在研究垂直電晶體結構，希望先讓 4F² 成為可行方案，再於日後轉向 3D DRAM。CXMT 也正為伺服器記憶體推進這項設計，同時面臨取得先進晶片製造設備的限制。
這場競爭的關鍵在於一個實際問題：哪種方案能以較低成本，提供更可靠的記憶體？美光押注於延續熟悉的儲存單元設計，同時改變晶片的製造與連接方式，認為這會比轉向 4F² 更能滿足客戶需求。
為何較小的儲存單元引發更大的爭論
DRAM 是電腦快速存取資訊時使用的工作記憶體。每個傳統記憶體儲存單元以一個電晶體和一個電容器儲存一個位元資料；電晶體負責切換，電容器則儲存電荷。
6F² 和 4F² 指的是儲存單元相對於一種稱為 F 的製程尺寸所占的面積。在 F 相同的情況下，面積從六個單位降至四個，名目上的儲存單元面積會減少三分之一。理想布局下，相同面積可容納的儲存單元增加 50%，因為六除以四等於 1.5。
美光的反對理由集中在電容器。即使讓電晶體垂直排列以減少占用空間，其上方的電容器仍需要足夠空間，才能維持穩定、保存電荷，並避免干擾相鄰電容器。DeBoer 表示，電容器間距，也就是電容器彼此之間的距離，是 DRAM 位元密度的根本限制。
DeBoer 在問答環節說明美光的考量：
4F² 微縮存在根本性問題，最終將導致 3D DRAM 取代 4F²。
製造過程還有其他限制。更高、更窄的結構較難一致成形，而更細的電性連接可能有較高電阻，拖慢訊號傳輸。這項技術的商業效益，取決於克服上述難題後，每片晶圓能產出多少可正常運作的位元。
美光計畫何時推出哪些產品
美光表示，1-gamma 技術已進入高量產階段，並將支援未來 12 個月內推出的產品。下一世代 1-delta 預計支援包括 HBM5、垂直 HBM，以及靠近使用裝置、用於 AI 推論的記憶體等產品。
再下一代 1-epsilon 將把晶圓鍵合納入 DRAM 發展藍圖。這項製程可將分別製造的晶圓接合，讓工程師更自由地以不同製程步驟打造記憶體儲存單元及其周邊電路。
美光也將高數值孔徑極紫外光（High-NA EUV）微影技術與新材料列為後續世代的工具。High-NA EUV 使用先進光學系統，在晶片上製作更精細的圖案。發展藍圖也包括兩個階段的 3D DRAM 開發，分別稱為 3D1 和 3D2。
- 2026 年 10 月 21 日：美光說明延續 6F²、開發晶圓鍵合與 3D DRAM 的決策。
- 2027 年下半年：美光目標在博伊西量產 1-delta DRAM。
- 2027 年下半年：第 11 代 NAND 也預計開始爬升產量。
- 後續 DRAM 世代：1-epsilon 導入晶圓鍵合，接著推進先進微影、新材料與 3D DRAM。
- 2027 至 2030 年：美光的 HBM 發展藍圖將逐年推進 HBM4E、HBM5、HBM5E 和 HBM6。
美光未提供 3D DRAM 商業上市的明確日期。DeBoer 表示，轉型時程將取決於成本、製造複雜度與裝置效能，但他也對傳統平面 DRAM 還能再發展數個世代抱持信心。
三星與 SK 海力士推進垂直電晶體
三星的方案結合垂直通道電晶體、晶圓鍵合，以及對氧化物半導體銦鎵鋅氧化物（IGZO）的研究。三星投入先進 4F² 研究約五年。
三星正研究以 IGZO 降低漏電流，也就是避免電荷不必要地流失。漏電十分重要，因為 DRAM 儲存單元必須保留電荷足夠長的時間，讓電腦能可靠讀取。三星的鍵合構想是將含有記憶體儲存單元的晶圓，與含有周邊電路的晶圓分開製造，再加以接合。
SK 海力士已公開一項研究，結合 4F² 垂直閘極平台與晶圓鍵合。該公司運用這種架構追求更高密度與更低功耗，同時為長期發展 3D DRAM 做準備。
業界預測韓國的 4F² 技術可能在 2027 至 2028 年投入量產，不過較保守的估計認為，既有供應商要到 2028 年底或更晚才會有具規模的產出。這些預測取決於技術開發、客戶驗證及生產良率，也就是製造出的晶片中能正常運作的比例。
因此，晶圓鍵合是不同競爭策略共用的工具。三星與 SK 海力士希望藉此讓 4F² 成為可行方案；美光則計畫在保留 6F² 的同時採用晶圓鍵合。雙方的分歧在於儲存單元架構與發展順序，而非是否採用鍵合技術。
CXMT 尋求繞過設備限制的途徑
CXMT 對 4F² 感興趣，另有一項原因：取得極紫外光微影設備受到限制。該公司正推進一項結構變革，希望在使用較舊的氟化氬微影設備下提升密度。
該公司提出的方案結合垂直閘極結構，以及直徑 12 吋晶圓間的混合鍵合。記憶體陣列與周邊邏輯電路分別製造，再彼此連接。與此方案相關的估算顯示，儲存密度可能提升 30% 至 50%。
CXMT 瞄準伺服器用 DDR5 暫存式記憶體模組（RDIMM）。該公司宣布，目標是在 2026 年底前推出產品，並力拚同年完成客戶驗證。公司尚未公布生產良率、出貨量，以及大規模商業化爬升的時程。
這表示，從宣布計畫到大幅增加市場供應之間，還有好幾個步驟。伺服器客戶必須完成記憶體驗證，而 CXMT 也必須穩定生產，並控制成本以支撐更大規模的出貨。
高盛預測，CXMT 每月 DRAM 晶圓產能將從 2026 年底的 29 萬片，提高至 2028 年底的 51.3 萬片，增加 22.3 萬片，增幅約 77%。該銀行也估計，到 2028 年，CXMT 可滿足中國約 50% 的 DRAM 需求及 40% 的 HBM 需求。
HBM 除了記憶體儲存單元的製造，還有其他要求，也需要先進封裝、堆疊晶片之間可靠的連接，以及效能足夠的基礎邏輯晶粒。CXMT 擴展至不同記憶體市場的速度，將受到所需設備與製程的取得情況影響。
垂直 HBM 將記憶體直接置於處理器上方
美光的垂直 HBM 構想改變了記憶體在 AI 系統中的位置。傳統 HBM 已將多顆 DRAM 晶片堆疊在一起，但通常會把這個堆疊放在中介層上，與處理器並排。中介層是一種連接平台，用來在元件之間傳遞訊號。
垂直 HBM 則將記憶體直接放在處理器上方。美光計畫採用混合鍵合，將間距極小的接點接合，打造更短、更密集的記憶體與運算硬體連接。
主要目標是提高頻寬，也就是每秒傳輸更多資料。AI 處理器會在記憶體與運算電路之間反覆搬移大量資訊。更快的連接有助處理器把更多時間用於運算，而非等待資料。
散熱讓這項設計面臨難題。高效能處理器會產生大量熱能，置於其上方的記憶體必須能在這種環境中可靠運作。DeBoer 表示，頻寬是發展垂直 HBM 的主要動力；受散熱限制，記憶體容量的提升速度則會有所不同。
美光正開發散熱管理方案，包括在 HBM 基礎晶粒較熱的區域上方加裝散熱片。公司也在開發垂直邊緣推論記憶體（vEIM），初期目標是每個模組約每秒 2 TB 的頻寬。邊緣推論是指在資料蒐集或使用的地點附近執行 AI 模型。
美光的計畫涵蓋數種不同的垂直構造：晶圓鍵合、將記憶體晶片堆疊在處理器上方，以及最終打造 3D DRAM 儲存單元結構。每一種方式都在解決如何於有限空間中容納更多記憶體與更高速連接的不同問題。
HBM 逐年升級，供應仍吃緊
美光的產品發展藍圖將 HBM4 排在 2026 年、HBM4E 排在 2027 年、HBM5 排在 2028 年、HBM5E 排在 2029 年，並於 2030 年推出 HBM6。這份時程列出公司預計每年推進的產品世代，並同步開發標準與客製化產品，以及新興的垂直設計。
美光表示，現行 HBM4 已進入高量產階段。由 12 顆記憶體晶粒組成的堆疊，容量為 36 GB，頻寬超過每秒 2.8 TB，每個接腳的傳輸速度超過每秒 11 Gb。
公司宣稱，其功耗效率比 HBM3E 高出 20% 以上，也已送樣一款由 16 顆記憶體晶粒組成、容量為 48 GB 的版本。客製化產品預計在基礎晶粒中加入客戶指定的記憶體與邏輯功能，產品線也會保留標準產品。
美光表示，2026 年的 HBM 供應已全數售罄。執行長 Sanjay Mehrotra 預期，2027 和 2028 年供應仍將低於需求；新加坡新增的封裝產能則預計在 2027 年上半年開始貢獻。
供應受限對規劃 AI 系統的買家十分重要。更高的記憶體頻寬有助提升系統效能，但客戶也需要穩定交貨、可控的功耗，以及足以支應工作負載的容量。美光正透過與客戶更密切的產品開發，一併處理這些需求。
同一份發展藍圖涵蓋手機、伺服器與儲存裝置
美光的計畫不只涉及 HBM。公司預估 LPDDR6 的功耗效能比 LPDDR5 高約 35%，部分容量規格的改善幅度更大。LPDDR 記憶體用於行動裝置，也因其功耗特性而受到資料中心業者關注。
DDR6 的目標頻寬約為 DDR5 的兩倍。美光也計畫推出容量達 1 TB 的伺服器 RDIMM，接續近期送樣的 512 GB 模組。容量更大的模組可讓伺服器在工作記憶體中存放更多資訊。
至於斷電後仍能保留資料的 NAND 快閃記憶體，美光目標在 2027 年下半年開始爬升第 11 代產品的產量。該設計採用晶圓鍵合，層數超過 400 層。美光表示，其位元密度將比第 9 代增加一倍以上，輸入與輸出速度目標為 1.5 倍，且每位元資料傳輸能耗降低 25% 以上。
中國業者在 NAND 市場的競爭力也在擴大。Omdia 數據顯示，長江存儲第二季的全球 NAND 市占率為 14.2%，三星則為 28.1%。在中國市場內，長江存儲以 38.7% 居冠，高於三星的 33.4%。NAND 多年來一直採用垂直堆疊儲存單元，而 DRAM 因儲存單元設計不同，轉型難度更高。
良率與製造成本將決定勝負
美光的選擇是把工程資源轉向延續 6F²、改進鍵合技術，並為 3D 結構做準備。三星、SK 海力士與 CXMT 則投入資源，致力讓較小的儲存單元架構可靠運作。兩條路線都面臨製造風險。
4F² 面臨的挑戰包括電容器間距、漏電、狹窄的電性連接，以及垂直電晶體內電荷的控制。鍵合則增加了精確對位的要求。這項技術的財務回報，取決於能否產出足夠的可用記憶體，以抵銷額外製程步驟與開發成本。
無論採取哪種策略，設備供應商都得因應變化中的需求。原子層沉積可在結構上形成極薄鍍層，蝕刻則移除材料以打造狹窄而深的結構。記憶體結構愈高、愈複雜，這兩種技術就愈重要。
投資人對供應吃緊與中國業者未來擴產這兩項相互競逐的前景反應劇烈。10 月 16 日，市場憂慮 CXMT 的進展，美光股價下跌逾 3%，SK 海力士跌幅則超過 5%。10 月 21 日，三星與 SK 海力士在韓國市場交易時股價隨後都上漲約 6%，顯示市場預期轉變迅速。
客戶更迫切關注的是：自己的產品能取得多少記憶體。KeyBanc 分析師 John Vinh 預測，產能轉向資料中心，可能使 2027 年個人電腦與智慧型手機的記憶體供應減少 20% 至 30%。他的價格預測包括 2026 年第四季 DRAM 漲價 15% 至 20%，NAND 漲價約 20%。
接下來的重要里程碑包括 CXMT 預計在 2026 年底前推出伺服器記憶體、美光新增封裝產能預計於 2027 年初開始貢獻，以及美光在 2027 年下半年推進 1-delta 與第 11 代 NAND 的產量爬升。客戶驗證、可用晶片產出與製造成本，將顯示各家計畫如何轉化為產品。
重點整理
- 美光不採用 4F² DRAM，選擇延續 6F²、導入晶圓鍵合，並開發 3D DRAM。
- 1-delta DRAM 預計於 2027 年下半年在博伊西量產，目標是將密度提高約 20% 多。
- 三星與 SK 海力士正研究 4F² 垂直電晶體結構，同時推進鍵合與長期的 3D DRAM 開發。
- CXMT 目標在 2026 年底前推出 4F² 伺服器記憶體；其量產規模尚未公布。
- 垂直 HBM 將記憶體直接置於處理器上方，以提高頻寬；散熱管理是主要挑戰。
- 美光計畫逐年推出 HBM 新世代產品至 2030 年，並預期 2027 和 2028 年記憶體供應仍將吃緊。
