2030 年啟用，接著轉向更大型光罩
台積電計畫於 2030 年在先進晶片量產中導入 ASML 的 High-NA EUV 微影技術。即使英特爾已開始累積設備使用經驗，台積電仍選擇等待製程準備度更高、成本更合適時再導入。董事長暨執行長魏哲家表示，較晚啟用不會讓這家台灣晶片製造商處於競爭劣勢。
目錄
這項時程分為兩個階段。台積電初期將使用現有的 6 吋光罩，將電路圖案轉印至矽晶圓。台積電與 ASML 推動的產業合作計畫，目標是在 2031 年建置較大型的 12 吋光罩試產線，並於 2033 年備妥可支援先進晶片生產的微影系統。
ASML 與台積電在 2026 年 9 月 8 日的聯合技術公告中說明這些里程碑。兩家公司表示，這項合作計畫於前一天成立，時間點在加州蒙特雷舉行的 SPIE BACUS 研討會之前。雙方提出的目標包括提高晶圓廠生產力、降低晶片製造成本，以及減少列印大型電路圖案時受到的限制。
魏哲家在台積電第三季法人說明會中重申 2030 年導入計畫。他的說法顯示，是否採購並使用強大新設備，取決於能否可靠地生產晶片，以及客戶能否負擔相關價格等實際需求。
台積電為何等待製程準備就緒
魏哲家表示，新設備導入量產有三項條件：技術能力、合理成本與成熟度。他最看重成熟度，也就是設備及其配套製程必須準備就緒，能在大規模生產中穩定運作。
台積電預期 High-NA EUV 到 2030 年會更充分符合這些條件。公司正提升生產效率、與 ASML 密切合作，同時持續運用現有微影技術開發先進製程。
據稱，High-NA 曝光機每台約需 4 億美元。以這樣的價格，商業決策不能只看設備能列印多精細的圖案。台積電還必須考量設備能處理多少片晶圓、運作穩定度如何，以及最終能產出多少可用晶片。
對客戶而言，晶片是否可用，比曝光步驟是否順利完成更重要。即使設備更昂貴，只要能省去其他製程步驟或提高產出，仍可能符合經濟效益。魏哲家的時程安排，是以技術與財務條件到 2030 年能符合台積電生產需求為前提。
High-NA 如何改變晶片廠的生產方式
微影技術利用光線將電路圖案轉印到塗有光阻的矽晶圓上。晶片製造商重複這項及其他製程步驟，逐層建構處理器運作所需的多層結構。EUV 是極紫外光的縮寫，這種光線用於形成極精細的圖案。
High-NA 改良了光學系統。數值孔徑（NA）是指光學系統收集光線、解析精細細節的能力。現有 EUV 系統的 NA 為 0.33；High-NA 則將數值提高至 0.55。
單次曝光的標稱最小解析度可從約 13 奈米提升至 8 奈米。根據這兩個數值計算，最小可解析尺寸約縮小 38%。對某些圖案而言，更高的解析度可能讓原本需要兩次以上曝光的製程改為一次完成，進而減少製程步驟、生產時間與發生缺陷的機會。
光學系統改良也帶來一項限制：使用現有光罩時，High-NA 的曝光面積約只有傳統 EUV 曝光視場的一半。因此，大型晶片圖案可能必須分次曝光，再透過稱為拼接的製程接合。這使光罩尺寸成為轉型的重要環節，尤其是用於人工智慧的大型處理器。
大型光罩為何重要
台積電與 ASML 計畫從目前約 6 × 6 吋的光罩規格，逐步轉向較大的 12 吋光罩，尺寸約為 6 × 12 吋。這些尺寸指的是微影設備使用、帶有圖案的光罩。矽晶圓則是製造晶片時使用的獨立圓片。
兩家公司預期，大型光罩可提高掃描機生產力、降低晶片製造成本，並消除拼接限制。掃描機是將光罩圖案投射到晶圓上的微影設備。掃描機的生產力會影響晶圓廠運用昂貴設備完成製造工作的能力。
ASML 總裁暨執行長 Christophe Fouquet 在聯合公告中說明預定的發展順序：
我們預期 High-NA EUV 將隨著元件微縮路線圖逐步普及，先使用現有 6 吋光罩，再進一步採用 12 吋光罩；後者可提升掃描機生產力，讓產業得以滿足市場對更小、更快且更省電晶片的需求。
轉型所需的工作不只涉及掃描機本身。光罩製造、圖案寫入設備、搬運設備及設計軟體都必須支援較大的規格。台積電 2030 年初期的量產計畫將使用成熟的光罩尺寸，待配套系統準備就緒後再轉用較大型規格。
截至 2033 年的里程碑
台積電的時程將 High-NA 首度用於量產，與日後導入大型光罩分開安排。聯合公告提出三項製造目標，而公司的製程路線圖則列出期間內的幾個晶片世代。
- 2025 年：台積電 N2 製程於第四季進入量產。
- 2027 年：預計 A14 開始試產。
- 2028 年：A14 預定進入量產。
- 2029 年：預計 A13 與 A12 採用現有 EUV 技術進入量產。
- 2030 年：台積電計畫以現有 6 吋光罩，開始在先進節點導入 High-NA EUV 量產。
- 2031 年：台積電與 ASML 的合作計畫，目標是建置 12 吋光罩試產線。
- 2033 年：合作計畫目標是備妥可使用大型光罩生產先進晶片的微影系統。
9 月公告將 2031 年與 2033 年的日期列為目標。試產線可讓企業在擴大生產前開發並改進製造方式。系統完全就緒則代表設備與配套製程都能協同運作。
台積電尚未公布 2030 年首個採用 High-NA 的製程節點、預計部署的設備數量，或預期節省的成本。外界猜測 A10 與 A11 可能成為候選節點，台積電的研發組織也曾出現 A10 開發資訊。不過，公司正式宣布導入計畫時，並未透露首個採用的節點。
英特爾與三星較早導入
英特爾於 2024 年在奧勒岡州組裝第一套商用 High-NA EUV 系統，之後開始將這項技術用於部分生產層。英特爾與 ASML 曾介紹 High-NA 在 Intel 18A 及部分以 Core Ultra Series 3 名稱銷售的 Panther Lake 處理器上的應用。
截至 2026 年 9 月，英特爾與 ASML 表示，使用 High-NA 設備處理的晶圓已超過 100 萬片。這個數字包括設備驗證、測試、研究，以及部分產品特定層的生產。英特爾表示，以 High-NA 製作的部分 18A 層，效能達到或超越使用現有 0.33 NA EUV 製作的結果。
三星也宣布計畫於 2028 年前將 High-NA EUV 導入 DRAM 量產。DRAM 是電腦或其他裝置運作時暫時儲存資訊的記憶體。三星預期，更精細的微影技術可簡化部分記憶體製造流程並提升效率。
因此，三家公司採取不同的生產時程與應用方向。英特爾正在部分邏輯晶片層累積實際運作經驗，三星將目標放在記憶體，台積電則會先延續現有設備策略，再於 2030 年開始 High-NA 生產。三家公司都被列為支持大型光罩轉型的業者。
High-NA 啟用前，A14 需求已增加
台積電近期的製程計畫正依照另一套時程推進。魏哲家表示，與 N2 相比，公司正與更多客戶洽談 A14，並預期 A14 將成為規模更大的節點。節點是具有特定設計規則、效能特性與生產流程的製程技術世代。
A14 預定於 2028 年開始生產，比台積電計畫導入 High-NA 早兩年。A13 被描述為 A14 的改良版，預計電晶體密度提高約 6%。A12 則將台積電的 Super Power Rail 晶背供電技術導入 A14 平台。
晶背供電會從晶片背面輸送電力，釋出其他空間供訊號連線使用。魏哲家表示，是否採用取決於各項產品的需求：部分 AI 加速器可能會使用，智慧型手機產品則未必。
魏哲家也表示，台積電正準備同步提高小型手機晶片與大型 AI 加速器的產量。他形容製造學習曲線合理，並表示客戶感到滿意。對客戶來說，眼前要選擇的是適合產品的製程與功能；High-NA 日後也將加入這套製造工具。
先進封裝同步擴大
台積電也在開發更大型的先進封裝，將多顆晶片與記憶體元件連接起來。魏哲家表示，公司已能以良率良好的方式量產尺寸達光罩版圖五倍的產品，並正開發尺寸達九倍、最終達 14 倍的封裝。
光罩版圖是帶有電路圖案的光罩。在封裝領域，以光罩版圖倍數描述組裝後封裝相對於標準微影視場的尺寸。封裝是將元件連接成可運作的系統，微影則是在晶片製造過程中形成圖案。
魏哲家表示，CoWoS 仍是客戶偏好的封裝方案。台積電也正在開發採用面板的封裝方式 CoPoS，以降低未來成本。對 AI 系統而言，大型封裝很重要，因為能讓處理晶片與記憶體在單一組裝體中緊密連接。
High-NA 官方公告指出，未來對這類設備的需求，將來自 AI 應用所使用、日益複雜的電晶體架構。台積電預期，隨著製程世代推進，需要 High-NA EUV 的層數也會增加。因此，公司計畫將更精細的晶片製造與更大型、功能更強的封裝並行發展。
產能與支出依客戶需求調整
台積電的產能規劃涵蓋設計晶片的客戶，以及自行營運晶圓廠的企業。魏哲家表示，公司平等看待這兩類客戶，並會將客戶內部的製造產能納入考量，再決定要提供多少產能支援。
魏哲家也表示，台積電通常禁止客戶轉售或拍賣分配到的產能。涉及光罩授權的特殊安排極少，且僅涵蓋非常少量的晶圓。這項政策讓台積電能更直接決定如何運用製造產能支援客戶產品。
財務長黃仁昭表示，預期 2026 至 2028 年的資本支出將大幅高於此前三年，但要提供 2027 年及之後的詳細數字仍為時過早。他表示，設備、材料與人力成本都在上升，長期客戶需求仍是投資的主要驅動力。
台積電也預期，在五年規劃期的後段，海外晶圓廠擴建將使毛利率降低 3 至 4 個百分點。這些支出壓力有助於說明，為何生產效率在 High-NA 的決策中如此重要。一台約 4 億美元的設備，必須符合更大規模的晶圓廠產出、客戶需求與獲利計畫。
魏哲家在聯合公告中說明這項合作的目的：
我們始終相信，當產業攜手解決複雜問題時，就能開創任何單一公司都無法獨力達成的可能性。
台積電承諾於 2030 年開始 High-NA 量產，之後隨著產業完成下一階段發展，再透過大型光罩進一步提升生產力。客戶將從未來晶片所採用的製程、可用產能與相關成本中，看到這項計畫帶來的成果。
重點整理
- 台積電計畫於 2030 年在先進節點開始 High-NA EUV 量產。
- 魏哲家表示，導入時程取決於技術成熟度與合理成本，並預期較晚導入不會造成競爭劣勢。
- 初期量產將使用現有的 6 吋光罩。
- 台積電與 ASML 目標於 2031 年建置大型光罩試產線，並於 2033 年備妥支援量產的系統。
- 英特爾已將 High-NA 用於部分生產層；三星目標於 2028 年導入 DRAM 量產。
- A14 預定於 2028 年量產，早於台積電導入 High-NA 的時程。
- 台積電尚未公布首個採用 High-NA 的製程節點，也未透露設備數量與預期節省成本。
