AI晶片訂單擠壓封裝與設備供應
根據日期為2026年10月27日的供應鏈消息，隨著人工智慧晶片需求令產能吃緊，台積電正考慮將CoWoS先進封裝服務價格調漲10%至20%。設備交期已從3至6個月拉長至6至8個月，拖慢擴建廠房、消化日益累積訂單的進度。
目錄
面臨壓力的不只是用於訓練和運行AI系統的圖形處理器。伺服器中央處理器和客製化晶片也在爭取先進封裝產能，而日益複雜的處理器需要更多時間使用測試設備。晶片製造商同時面臨組裝產能不足，以及缺少擴充產能所需設備的問題。
據報導，台積電已因此調整設備採購方式。供應商表示，公司今年下單時接受既有價格，沒有像往常一樣要求折扣，或要求在價格不變的情況下增加功能。對設備製造商而言，客戶如今更重視能否確保交期，而非爭取更低的採購價格。
封裝服務漲價仍屬供應鏈預期，尚未確認起始日期，也沒有詳細的客戶價格表。市場流傳的未來產能數字同樣是分析師預測，並非公司發布的單一承諾。
核心問題在於，AI需求的成長速度可能快於生產線的興建與認證速度。業界人士估計，一座新的先進封裝廠從動土到最慢的製程站點滿載運作，約需3年。訂購更多設備只是這個過程的起點。
封裝為何成為瓶頸
CoWoS是Chip-on-Wafer-on-Substrate（晶片置於晶圓再置於基板）的縮寫。這項技術將運算晶片與記憶體緊密整合，使大量資訊能在兩者之間快速傳輸。對高效能AI處理器而言，這種連接方式是成品運作的重要一環。
現代AI封裝日益包含多個運算裸晶，也就是負責運算的個別矽晶片，並搭配高頻寬記憶體（HBM）。這種記憶體能快速提供資料，讓處理器有更多時間運算、減少等待。
元件增加會使封裝尺寸變大、製程步驟更複雜。設備供應商表示，較大的封裝會降低機台每小時處理的單位數量。因此，當客戶改用更大型的設計時，工廠可能光是要維持原有出貨量，就需要添購設備。
需求也正擴及不同產品類別。圖形處理器（GPU）仍是AI運算的核心，但伺服器CPU和特殊應用積體電路（ASIC）也帶來更多訂單。ASIC是為特定任務設計、而非適用於廣泛用途的晶片。這些產品讓更多客戶爭取使用同一批專業封裝資源。
處理器越複雜，測試時間越長
報導引用的野村證券估計指出，NVIDIA Blackwell晶片的最終測試時間約為前一代Hopper的4倍，Rubin所需時間可能約為Hopper的7倍。這些估計顯示，除組裝外，測試產能也正成為另一項瓶頸。
測試是在晶片交付客戶前，確認成品是否按預期運作。若每個單位占用測試機台的時間更長，在製造商不改變流程或增加產能的情況下，同一套設備一個工作日能完成測試的單位數就會減少。
因此，封裝公司必須協調組裝與測試投資。如果下一階段的設備跟不上，單獨提高某一階段的產出，可能只會讓後續排隊情況加劇。
晶圓代工廠，也就是替客戶製造晶片的業者，以及俗稱OSAT的委外半導體封裝測試業者，都面臨這些壓力。業界消息指出，測試週期拉長是業者考慮調漲封裝價格10%至20%的原因之一。
交期比折扣更受重視
設備供應商形容，台積電的議價方式出現明顯變化。過去的年度採購談判中，台積電通常會要求降價，或要求增加功能但不加價。供應商表示，今年公司接受既有價格，沒有要求增加功能。
這降低了供應商承受折扣成本或額外工程作業的壓力，有助於維持訂單利潤。不過，設備的生產與交付仍取決於零組件供應和加工產能是否充足。
設備交期已從3至6個月延長至6至8個月。最長交期增加了2個月，最短報價等待時間則從3個月倍增至6個月。這些交期指的是生產設備；部分封裝服務的交期也有所拉長，但未提供可比較的範圍。
業界人士指出，上游零組件供應商和加工業者本身也接近滿載。設備製造商接單後，必須配合這些供應時程安排生產。願意支付報價的客戶或許能排上隊，但設備仍須完成組裝並備妥投入使用。
廠房完工後仍需時間投入生產
先進封裝廠仰賴一連串精密製程。業界人士指出，微影、顯影和裸晶接合等站點可能限制產能。微影和顯影用於形成精細圖案，裸晶接合則是放置並黏合個別晶片。
最慢的製程階段決定整條生產線的流速。改善一個站點可能讓瓶頸轉移至另一個站點，因此擴產不只是添購單一類型的機台。
設備安裝後也需要調整與驗證。工程師必須找出能穩定製造合格封裝的設定，並達到可接受的良率，也就是符合規格的產出比例。因此，廠房即使已裝設機台，距離達到預定穩定產量仍可能需要數個月，甚至更久。
業界估計，從動土到關鍵瓶頸站點全面運作約需3年，這說明了為何宣布建廠與立即紓解供應壓力之間可能相隔甚久。同時，最長達8個月的設備交期，也限制既有廠房添購生產工具的速度。
產能預測看增，但規模估算不一
隨10月27日相關報導附上的分析師估計指出，台積電CoWoS產能在2026年將超過每月13萬片晶圓，並以2027年每月20萬片為目標。其他機構估計，2026年底產能為每月11.5萬至14萬片，2027年約為每月17萬片。
高盛預測，年產能將從2026年的127.5萬片，增至2027年的273萬片及2028年的348萬片。將這些年產量除以12，月均產能分別約為10萬6,250片、22萬7,500片及29萬片。
該行的年度數據意味著2027年產能將增加約114%，2028年再增加27%。月均產能與年底產能估計衡量的是不同數字：若工廠在12月下旬才開始生產，對當年總產量的貢獻有限，但會提高隔年可用產能。
2027年的預測仍有顯著差異，從每月約17萬片到高盛預測的年平均每月22萬7,500片不等。即使所有預測都指向大幅擴產，規劃推出晶片的客戶仍無法確定屆時可取得多少產能，以及何時能取得。
台灣領軍擴產，大型封裝持續推進
台積電的擴產計畫包括分階段開發嘉義AP7、在台南AP8 P2安裝設備，以及擴增AP6的SoIC產能。SoIC是另一種用於晶片三維整合的相關技術。這些規劃將先進封裝能力擴展至多個據點，而非仰賴單一新廠。
CoWoS擴產預計主要集中在台南和嘉義。海外計畫則包括一座稱為AP1的美國先進封裝廠，預計於2028年投產。
台積電董事長暨執行長魏哲家表示，CoWoS仍是客戶首選。根據最新一次法說會的相關發言，他表示，尺寸達光罩5倍的封裝已進入量產，且良率表現良好；尺寸達光罩9倍和14倍的版本則仍在開發中。
光罩是晶片微影製程所使用的圖案模板。在此處，光罩尺寸的倍數表示封裝平台可達的大小。較大的平台能容納更多運算裸晶和記憶體，但也會提高組裝設備與製程控制的要求。
據報導，尺寸達光罩14倍的封裝預計於2028年推出。目標是在擴大製造所需產能的同時，讓封裝能容納更大型的AI系統。
CoPoS採用不同的生產形式
台積電也在開發Chip-on-Panel-on-Substrate（晶片置於面板再置於基板，CoPoS）。這項技術在封裝製程中不採用圓形晶圓作為工作載體，而改用更大的長方形面板。其預期優勢包括容納更大型封裝，以及更有效利用加工面積。
長方形面板可望讓每批次處理更多封裝，並協助降低單位成本。大型AI GPU和客製化ASIC都是預期受益的應用。要實現這些成本節省，設備、材料與製程都必須能在更大的表面上穩定運作。
供應鏈消息指出，CoPoS試產線的主要設備已於2026年2月完成安裝，預計6月完成整線建置。預測指出，最早可於2028年量產；另一個預期時程則延至2029年，之後才會進一步普及。
在CoPoS發展的同時，CoWoS仍是目前滿足需求的主要技術。另一項相關技術扇出型面板級封裝也採用面板，應用包括用於行動裝置、車輛和連網設備的薄型、高密度連接封裝。
業界消息所述的CoPoS初期供應商名單包括致茂電子、矽科宏晟、C Sun、GMM、APT、GPTC、大量科技、V5 Technologies、Favite和家登精密。這些公司的業務涵蓋製程設備、檢測、自動化、材料與載具。因此，改用面板將帶動更廣泛製造網絡的需求，而不只是最終組裝廠。
客戶關注的時程與成本
封裝供應吃緊之際，據報導，晶片本身的製造成本也將上升。台積電據報已敲定自2027年1月起調漲晶圓製造價格3%至6%，視製程技術而定，其中2奈米與3奈米製程的漲幅最大。
晶片製造與封裝是生產成本中的不同環節。採用先進製程和CoWoS的客戶，兩個階段的費用都可能上漲。據報導的漲幅適用於不同服務，因此成品成本的變化取決於各項服務在總成本中的比重。
業界消息與分析師預測所列的主要里程碑如下：
- 2026年2月：據報CoPoS試產線主要設備已完成安裝，預計6月完成整線建置。
- 2026年10月27日：供應鏈消息指出，CoWoS價格可能上漲10%至20%，設備交期為6至8個月。
- 2027年1月：據報晶圓製造價格調漲3%至6%，預定開始實施。
- 2027年：CoWoS產能預測將大幅擴增，但各方對擴增規模的估計不一。
- 2028年：美國AP1封裝廠計畫投產；據報技術時程也將推出尺寸達光罩14倍的封裝。
- 2028至2029年：依目前業界預期，CoPoS可能進入量產。
對晶片設計業者與AI基礎設施採購方而言，實際挑戰在於配合產品時程，協調晶片製造、封裝與測試產能。台積電的投資透過擴大生產網絡，間接因應這三方面的壓力；但設備交期、製程認證和封裝尺寸擴大，都將決定這些投資能多快轉化為可用產能。
重點整理
- 據報台積電正考慮調漲CoWoS封裝價格10%至20%，但尚未確認實施日期。
- 生產設備交期已延長至6至8個月，先前為3至6個月。
- 大型AI封裝與更長的測試週期，增加維持產量所需的設備。
- CoWoS產能預測均看好快速擴增，但對2027年的估計差異顯著。
- 台南與嘉義是擴產重心，美國AP1廠計畫於2028年投產。
- CoPoS有望支援更大型封裝並降低單位成本，預計最早於2028至2029年量產。
