AI 記憶體供應吃緊，台積電據報應輝達要求評估生產 3D DRAM

在 AI 記憶體競賽中可能扮演的新角色

根據 2026 年 11 月 6 日和 7 日刊出的報導，台灣積體電路製造公司（台積電）正考慮應最大客戶輝達要求，生產 3D DRAM。報導引述兩名知情人士指出，這項提議將使全球最大晶圓代工廠進一步投入支援人工智慧運算所需的記憶體。

台積電正在評估兩種方案：興建新廠，或收購現有廠房並改為生產記憶體。據報，負責先進封裝技術發展的副總經理徐國晉正帶領相關工作。他曾任美光台灣董事長，為目前負責的晶片整合業務帶來記憶體製造經驗。

這項討論正值 AI 硬體需求使記憶體供應吃緊、價格上漲之際。輝達正尋求增加供應商；蘋果也一直在尋找更多記憶體來源，並在今年稍早調漲部分產品價格時，將記憶體成本上升列為原因之一。

台積電對外的回應是，不評論市場傳聞或臆測，並重申將專注於核心晶圓代工業務。該公司表示，其使命仍是為全球邏輯晶片產業提供技術與製造產能。台積電和輝達尚未立即回應媒體對相關規劃的置評請求。

核心商業問題在於，台積電是否能從製造處理器、協助處理器與記憶體整合，進一步跨足製造記憶體儲存單元本身。這將使台積電更直接與三星電子、SK 海力士及美光競爭，同時也可能為客戶提供另一種取得成本日益高昂零組件的管道。

3D DRAM 會帶來哪些改變？

DRAM 是動態隨機存取記憶體的縮寫，負責暫時儲存電子裝置運作時所需的資訊。處理器使用 DRAM 的方式就像人使用桌面：目前工作所需的資料放在手邊，不必一再從長期儲存裝置中取出。

傳統 DRAM 將記憶體儲存單元排列在水平平面上。正在評估的 3D DRAM 方案則會垂直堆疊儲存單元或層，以增加特定晶片面積可容納的資訊量。這個基本概念就像替建築物加蓋樓層，而不是擴大占地面積。

對 AI 硬體而言，容量只是需求之一。記憶體還必須以足夠快的速度傳送資訊，才能讓昂貴的處理器持續運作。儲存更多資料的晶片，仍須符合速度、耗電量、溫度及穩定運作等要求。

DRAM 也需要定期更新，才能保留所儲存的資訊。具商業可行性的設計必須妥善管理這項特性，同時確保資料讀寫可靠。這些要求意味著，這項可能的布局不只是回應客戶增加供應的需求，也是一項製造與工程計畫。

這與 AI 已使用的 HBM 有何不同

高頻寬記憶體（HBM）也採用垂直堆疊結構，但堆疊的層級不同。製造商會先製作稱為裸晶的獨立 DRAM 晶片，再將它們堆疊起來。穿過矽晶的電氣連接讓裸晶彼此通訊，而先進封裝則將記憶體堆疊與處理器連接。

3D DRAM 的儲存單元堆疊，改變的是記憶體裝置本身的排列方式。HBM 堆疊的是分別製造的裸晶；提議中的架構則是在裝置內部堆疊記憶體儲存單元或層級。兩種做法各有不同的生產與整合要求。

台積電已參與 HBM 生產鏈。該公司宣布與 SK 海力士合作開發 HBM4，合作範圍涵蓋基礎晶粒效能，以及整合記憶體與邏輯晶片的封裝技術。基礎晶粒是位於記憶體堆疊下方、負責連接與邏輯功能的晶片。

10 月有關輝達的報導中，也提到該公司對台積電製造技術的興趣，包括其據報的 NVHBM 基礎晶粒計畫。據報，輝達要求三星、SK 海力士和美光採用台積電的 3 奈米製程，為其客製化記憶體設計製造基礎晶粒。在這項安排下，記憶體公司供應記憶體裸晶，台積電則負責製造指定的邏輯元件。

若開始生產儲存單元，台積電現有的角色將進一步擴大。對客戶而言，實際效益取決於成品的容量、資料傳輸速度、耗電量，以及與其系統的相容性。

輝達為何想要更多記憶體選項

輝達據報提出的要求，反映出問題不只在處理器本身，還涉及整體供應。AI 系統需要運算能力，也需要穩定的資料流。處理器數量增加，會帶動供應處理器運作的記憶體需求，促使製造商擴大產量。

三星、SK 海力士和美光是台積電若進軍記憶體市場將面對的主要既有供應商。若能大量供貨並符合客戶的技術要求，新增的生產商最終可能讓客戶有更多採購選擇。

輝達也正設法加快完整 AI 系統的部署。該公司 10 月公布的 DSX POD 設計，說明了一套由七座運算機櫃組成的系統，包含 504 顆 Rubin 圖形處理器，並會在出貨前於貨櫃中完成組裝與測試。全球交付計畫於 2027 年初開始。

兩者的關聯很實際：部署計畫必須等到所有零組件到齊，包括處理器、記憶體、網路設備和散熱設備。擴大處理器產量、簡化安裝流程，也讓記憶體供應成為交貨時程中的另一項關鍵。

蘋果尋找更多記憶體來源，顯示供應壓力也波及消費性電子產品。記憶體成本上升會影響手機、電腦及其他裝置的經濟效益，也會影響大型 AI 系統。蘋果已將這些成本列為部分產品漲價的原因之一。

興建新廠或改造既有廠房

據報，台積電的選項包括為先進記憶體興建新廠，或收購廠房並加以改造。今年稍早，美光採取收購與改造的方式，買下一座晶圓廠並將其改為生產 DRAM。

晶圓廠通常簡稱為 fab，負責在稱為晶圓的薄圓片上製造晶片。改造廠房不只是更換產品名稱：設備、製程步驟和操作條件都必須符合記憶體設計。新廠也需要添購設備、建置基礎設施，並投入時間讓生產流程穩定下來。

台積電現有的擴廠計畫顯示，工廠投資決策可能需要提前多年規劃。董事長暨執行長魏哲家於 10 月 15 日宣布，將再增建一座 台南 3 奈米廠，目標是在 2028 年上半年開始商業生產。先前規劃的台南專案，預計於 2027 年上半年開始量產。

據報的記憶體計畫仍處於規劃階段。廠址、投資預算、晶圓產量目標、商業產品、客戶認證及生產日期都尚未對外公布。輝達預計將記憶體用於何種用途也尚未揭露，因此客戶目前沒有交貨時程或具體產品可供評估。

負責主管的背景為何重要

據報由徐國晉帶領的工作，結合了兩個相關領域的經驗。他先前擔任美光台灣董事長，曾任職於記憶體產業；在台積電，他的職責包括三維積體電路與先進封裝，這些技術用於將晶片連接成更大型的運算系統。

先進封裝之所以重要，是因為實用的 AI 元件必須在完整系統中運作。處理器、記憶體與其他晶片之間的連接，會影響資料傳輸速度及散熱方式。製造高密度記憶體裝置是一項工作，將它整合成可運作的產品則是另一項工作。

台積電過去曾參與傳統記憶體製造，也持有與垂直堆疊 DRAM 相關的專利。因此，據報的計畫將運用部分既有技術，也會結合台積電的封裝能力。

三星、SK 海力士和美光也正在開發 3D DRAM 技術。台積電若推出相關產品，將進入一個由既有記憶體製造商持續供應現有市場、同時推進相似架構變革的領域。

從設計到交貨之間的工程挑戰

製造垂直堆疊記憶體，需要製作深而窄的結構，並精準連接不同層級。確保這些結構的可靠性也是一大挑戰：儲存單元必須能保留資訊，並在符合客戶要求的條件下反覆讀寫。

製造良率將是影響成本效益的關鍵。良率是指一片晶圓上製造出的晶片中，達到可銷售標準的比例。即使某種設計能在相同面積儲存更多資訊，若生產過程中有太多裝置故障，成本仍可能居高不下。

客戶認證是另一個階段。輝達需要符合特定系統要求的記憶體，包括頻寬、功耗、散熱表現及封裝相容性。認證是元件導入商業產品前，檢驗並核可其是否符合要求的流程。

三星垂直堆疊 NAND 的經驗，可作為觀察其如何記錄生產里程碑的歷史參照。三星於 2013 年推出第一代 V-NAND，並在 2014 年 10 月宣布第二代產品量產。NAND 是在斷電後仍能保留資料的儲存型記憶體；DRAM 則是暫存工作資料的記憶體，且需要定期更新。兩者的運作要求不同，因此開發時程取決於不同的工程工作。

對買方而言，真正有用的指標是能正常運作、取得認證並大量交付的記憶體。要估算供應量，必須掌握晶圓產量、每顆晶片的容量、製造良率及封裝產能。這些數據能讓客戶評估新供應商可帶來多少供應。

相關進展如何串聯

10 月的公告與 11 月的報導，描述了數項彼此相關、用來支應 AI 需求的努力：擴大邏輯晶片製造、提高台積電在記憶體基礎晶粒上的參與程度、加快系統部署，以及如今考慮生產記憶體儲存單元。

• 2026 年 10 月 15 日：台積電宣布再建一座採用 3 奈米製程的台南廠，計畫於 2028 年上半年開始商業生產。
• 2026 年 10 月 18 日：業界報導指出，輝達要求三星、SK 海力士和美光供應的 NVHBM 基礎晶粒採用台積電的 3 奈米技術。
• 2026 年 10 月 21 日：輝達公布 DSX POD，計畫於 2027 年初開始全球交付。
• 2026 年 11 月 6 日和 7 日：媒體報導指出，台積電正應輝達要求，考慮生產 3D DRAM。

台積電美國存託憑證於 11 月 6 日美國股市開盤前的交易中上漲 7.6%。這項可能擴大的業務，讓投資人除了公司既有的處理器製造與封裝業務外，也多了一項可評估的 AI 相關營收來源。

對輝達及其他客戶而言，眼前的關鍵仍是以可負擔的成本取得足量且合用的記憶體。台積電據報的規劃，提出了一條可能新增的製造途徑；該公司對外則仍表示將專注於晶圓代工業務。接下來較明確的進展，將是公司決策是否確認產品、製造產能及客戶認證。

重點摘要

• 據報，台積電正應輝達要求，考慮生產 3D DRAM。
• 選項包括興建新廠，或收購並改造現有廠房。
• 據報由曾任美光台灣董事長的副總經理徐國晉帶領相關工作。
• 3D DRAM 堆疊的是記憶體儲存單元；HBM 堆疊的則是分別製造的記憶體裸晶。
• 台積電表示不評論市場臆測，並將持續專注於核心晶圓代工業務。
• 產品、建廠承諾與生產時程都尚未公布。
• 若跨足記憶體儲存單元製造，台積電將更直接與三星、SK 海力士及美光競爭。