泰勒第二座廠瞄準 AI 記憶體底層電路
三星電子計畫在德州泰勒的第二座晶片廠，生產用於人工智慧記憶體的先進零組件，預計 2030 年開始量產。這座規劃中的廠房將採用 2 奈米製程，占地約 270 萬平方英尺，生產置於高頻寬記憶體（HBM）堆疊下方的基礎晶粒。
目錄
業界消息指出，客戶已預訂該廠規劃產能的全部額度，其中多數由 AMD 取得。輝達也被點名為潛在客戶。三星拒絕評論這項建廠消息，相關預訂情況也尚未獲得獨立證實。客戶間的詳細分配、合約金額，以及以晶圓計算的產能均未公開。
這項計畫將讓三星在不斷成長的 AI 記憶體邏輯電路製造業務中，增添另一條發展途徑。三星記憶體部門生產儲存資訊的晶片，晶圓代工部門則製造包含運算與控制電路的晶片。HBM 設計日益複雜，正使這兩項業務更加緊密結合。
輝達的要求也讓這項商機更為複雜。據報這家 AI 處理器設計商要求三星、SK 海力士與美光，在其客製化 NVHBM 記憶體的基礎晶粒上採用競爭對手台積電的製程。因此，三星面臨兩種不同的商業途徑：為輝達生產採用台積電零組件的記憶體，以及為 AMD 等客戶使用自家晶圓廠生產。
德州建廠計畫讓這兩條途徑更加明朗。即使基礎晶粒由其他公司製造，三星仍可維持主要記憶體供應商的地位，同時爭取選擇其自家製程的客戶，帶動更多製造營收。
德州廠將生產什麼
HBM 將多顆記憶體晶片垂直堆疊，並設置在高效能處理器旁。這種配置能讓大量資訊以短距離傳輸，協助 AI 處理器取得運算所需資料。頻寬指的是特定時間內可傳輸的資料量，而非記憶體能儲存多少資訊。
晶粒是包含電子電路的獨立矽片。在 HBM 堆疊中，記憶體核心晶粒負責儲存資料；下方的基礎晶粒則提供連接與邏輯功能，協助堆疊與處理器溝通。
三星計畫將泰勒製造的基礎晶粒，與在南韓生產的 DRAM 結合。DRAM 是運算系統運作期間暫時儲存資訊的工作記憶體。因此，這條規劃中的生產鏈將串連美國的邏輯晶片製造與南韓的記憶體生產。
業界消息指出，三星目前量產的 HBM4 產品及 HBM4E 樣品，採用 4 奈米製程製造的基礎晶粒。泰勒二廠將轉向 2 奈米，未來產品有需求時，也可能採用更先進的製程。這些製程名稱代表不同世代的製造技術，用於將日益複雜的電路整合進小型晶片。
建廠進度將延續至 2030 年
泰勒二廠規劃占地約 25 萬平方公尺，約為泰勒第一座廠的 1.5 倍。據報現正進行場地整備與整平工程，主要建設預計於 2026 年 11 月初展開。
這項時程將建築工程的開始時間，與製造設備進駐及最終生產可銷售晶片的時間區分開來。晶片廠房成形後，還需要進行大量設備安裝與製程準備。
- 2026 年 3 月：泰勒市議會核准提供工程支援，以辦理第二座廠的相關許可。
- 2026 年 11 月初：泰勒二廠預計開始主要建設工程。
- 2027 年：泰勒第一座廠預計開始量產。
- 2029 年 2 月：第二座廠預計開始安裝設備。
- 2030 年：泰勒二廠預計開始量產。
依照時程，第二座廠將比眼前的 AI 記憶體搶購潮晚好幾年投入營運。這座廠的商業目標，是在後續世代產品中占有一席之地；屆時，基礎晶粒預期將搭載更複雜的電路。
AMD 對擴廠計畫的重要性
AMD 占據據報泰勒二廠預訂量的大多數。業界消息指出，光是 AMD 的需求就可能對工廠規劃產能造成壓力，使這家公司成為三星擴廠計畫的核心客戶。
三星打算繼續採用整合式製造模式，為 AMD 及其他客戶供應客製化 HBM。在此模式下，三星旗下業務會同時生產記憶體核心晶粒與基礎晶粒，而非向其他晶圓代工廠採購後者。
這種做法有望同時為三星的記憶體與晶圓代工業務帶來營收。對 AMD 而言，預訂製造產能可確保其 AI 晶片業務擴張時，取得生產排程中的一席之地。據報泰勒訂單涵蓋的具體記憶體設計，目前尚未對外說明。
這項合作也與改善處理器資料存取方式的更廣泛布局相互呼應。三星在 2026 年 10 月的 AI 基礎設施簡報中，公布了與 AMD 合作的記憶體池化計畫，以及客製化 HBM 和其他記憶體技術。泰勒計畫聚焦於這項布局中的另一個環節：製造未來 HBM 堆疊底下的矽晶片。
輝達為何要求供應商採用台積電製程
據報輝達提出的製造要求，將使台積電參與三星過去一向自行處理的 HBM 生產環節。日期為 2026 年 10 月 18 日的業界消息指出，輝達要求三星、SK 海力士與美光，在 NVHBM 基礎晶粒上採用台積電的 3 奈米製程，記憶體核心晶粒則採用第六代 DRAM 製造技術。
輝達希望各供應商的記憶體產品表現更一致。基礎晶粒採用共同製程，有助減少不同產品間的差異，並降低將各家製造商的記憶體認證為可搭配輝達處理器使用時所需的工程作業。
據報三星經內部評估後接受這項要求。此舉將三星與台積電先前的合作，從讓三星記憶體相容於台積電晶片封裝技術，延伸至製造 HBM 的關鍵零組件。
10 月報導中提到的輝達基礎晶粒要求，說明三星在德州的布局與採用台積電製程為何可以並行。三星可向輝達供應採用台積電基礎晶粒的記憶體，同時在其他市場爭取自家製造訂單。
NVHBM 將更多控制電路整合進記憶體
NVHBM 改變主處理器與旁側記憶體之間的分工。其設計將負責指揮資料流量的記憶體控制器，從圖形處理器移至 HBM 基礎晶粒。
這讓輝達能在主處理器上騰出空間，配置更多運算電路。基礎晶粒承擔更重要的功能，使其製造技術對整個系統更加關鍵。在有限空間內整合額外邏輯電路，是採用先進製程的原因之一。
製造良率也會影響成本與供應。良率是矽晶圓上製造出的晶片中，符合要求標準的比例。業界估計，台積電 3 奈米製程的良率超過 90%，三星 2 奈米製程則約為 60%。這些估值所指的製程並不相同，但有助說明高比例晶片可供使用的製程為何具有商業吸引力。
三星也在評估以自家製程生產 NVHBM 基礎晶粒；若需求超過台積電產能，三星或可提供替代方案。由於輝達據報偏好台積電，三星在泰勒廠供應輝達的機會仍取決於未來的採購決策。只要輝達持續銷售多個世代的處理器，傳統 HBM 與 NVHBM 就可能並存。
記憶體需求增速快於供應
瑞銀預測，2027 年 HBM 需求約為 615 億吉位元，較前一年增加 91%。預估出貨量約為 546 億吉位元，將留下 69 億吉位元的缺口，約占預測需求的 11%。
這些數字衡量的是記憶體容量，而非已完成 HBM 堆疊的數量。這項比較顯示，為何處理器業者會在新廠投產前好幾年，就設法確保產能。
輝達的Vera Rubin 投產計畫，為先進記憶體帶來另一波近期需求。三星、SK 海力士與美光正競相為該平台供應 HBM4，同時開發後續世代產品。
泰勒二廠設定的 2030 年投產目標，晚於瑞銀預測所描述的缺貨時期。這座廠將服務更後期的市場，市場走向將受 AI 運算進一步成長與記憶體設計變化影響。因此，三星的計畫既是產能投資，也是決定未來記憶體系統中哪些部分要由自家製造的布局。
泰勒第一座廠提供發展基礎
三星泰勒第一座廠預計於 2027 年開始生產，比第二座廠早三年。據報特斯拉是該廠的主要客戶，雙方簽訂價值 165 億美元的協議，涵蓋 AI5 與 AI6 晶片。
據報第一座廠的相關投資金額已從 170 億美元增至 370 億美元，計畫也獲得美國《晶片與科學法案》提供 47.5 億美元的補助。泰勒園區總面積為 1,268 英畝，可容納最多 10 座工廠。
兩座廠將使園區具備不同功能。第一座與 AI 處理器製造相關，第二座則定位為先進記憶體的邏輯零組件製造基地。對客戶而言，這將擴大三星可在美國製造的 AI 相關矽晶片種類。
由於三星計畫在南韓生產 DRAM，南韓仍將是規劃中的 HBM 生產鏈一環。德州擴廠將把生產分布在兩國，由美國製造的基礎晶粒與南韓記憶體結合。
三星力圖強化晶圓代工業務
三星表示，第三季晶圓代工營收受惠於 HBM 邏輯晶粒銷售，以及大型雲端業者與其他 AI 客戶下單的先進 2 奈米產品。不過，該業務仍處於虧損狀態。
三星預估，2026 年 2 奈米訂單將成長超過 130%。Kiwoom 證券預期，晶圓代工部門將在第四季轉盈。若泰勒第二座廠產能全數獲得預訂，將為三星提供更長期的生產訂單，支援復甦計畫。
其他潛在客戶仍處於較早期階段。業界人士認為，博通可能成為泰勒 HBM 基礎晶粒的買家。三星也透過台灣客製化晶片設計公司 Faraday，洽談一項為美國雲端客戶生產 2 奈米 AI 晶片的潛在專案。該專案的製造訂單尚未獲得確認。
據報 AMD 的需求，讓德州計畫有了最明確的客戶焦點。輝達則帶來更複雜的商機，因為其目前的記憶體要求將基礎晶粒製造導向台積電。三星面臨的挑戰，是在符合各客戶選定的設計與生產要求之際，把記憶體需求轉化為自家工廠更多的業務。
重點整理
- 三星規劃在泰勒第二座廠採用 2 奈米製程製造 HBM 基礎晶粒，預計 2030 年開始量產。
- 業界消息指出，該廠規劃產能已全數預訂，多數由 AMD 取得；三星尚未證實這項消息。
- 主要建設預計於 2026 年 11 月初展開，設備安裝則預計自 2029 年 2 月開始。
- 三星計畫將德州製造的基礎晶粒，與在南韓生產的 DRAM 結合。
- 據報輝達要求三大 HBM 供應商在 NVHBM 基礎晶粒上採用台積電 3 奈米製程。
- 瑞銀預測，2027 年 HBM 需求將達 615 億吉位元，預估出貨量則為 546 億吉位元。
- 這項擴廠計畫將支援三星爭取更多先進製造業務，並推動晶圓代工部門邁向獲利。
